2019-12-03 20:35:35
早年Intel(英特尔)发布Skylake架构时,官方就开始在高阶的HEDT平台开始调整原本的处理器快取记忆体结构,透过外媒《Wccftech》的发现,未来Intel的10nm Tiger Lake行动处理器可能也会具备如HEDT平台等级的快取记忆体。
这意味着,Intel 将正式将桌面、行动两种平台的快取内存条分开,过去行动版处理器仅只是桌面级降压的产品,快取记忆体包括L1、L2、L3 都与桌面级一样,这造成行动处理器普遍功耗表现不佳,而透过重新设计快取存储器的结构,未来Tiger Lake 行动处理器将有更好的处理效率。
据外媒分析,《Geekbench》跑分网站上所流出的Intel Tiger-YY 处理器,具备4 核8 线程,而每颗核心都具备1.25MB 超大的L2 快取,使L2 快取存储器的总数到达5MB 之多,L2 快取效率将大幅提升四倍,而L3 快取则是提升了50%,从原本的8MB 提高到12MB。
至于L1 快取,Intel 则是将L1 命令快取大小提高到48KB,L1 资料快取则是维持在32KB,经过快取记忆体的调整,新的Tiger Lake 行动处理器以增加L2 快取、不减少L3 快取的方式来提高整体性能,可以说在快取记忆体方面的架构整个翻新。
此外,新的Tiger Lake 也将步向AMD 处理器的后尘,加入PCIe 4.0 的支援,目前PCIe 4.0 仅有AMD X570 和TRX40 两个平台支援,加入PCIe 4.0 支援的Tiger Lake 将可更有效率的与高速记忆体相配合,《Wccftech》同时也指出Tiger Lake 可能会舍弃现有的UHD 核显,整合Intel 最新开发、多达96 计算单元的Intel Xe 核显芯片。
外媒估计Intel 第二款10nm 制程的Tiger Lake 处理器最快将于2020、2021 年投入消费市场,取代现有的Ice Lake 处理器,显然Intel 未来将更着重在行动平台而非桌面平台。